FreeRTOS port on GAP8/RISC-V
|
#define UDMA_SDIO_SDIO_CMD_ARG_CMD_ARG_BIT |
#define UDMA_SDIO_SDIO_CMD_ARG_CMD_ARG_MASK |
#define UDMA_SDIO_SDIO_CMD_ARG_CMD_ARG_RESET |
#define UDMA_SDIO_SDIO_CMD_ARG_CMD_ARG_WIDTH |
#define UDMA_SDIO_SDIO_CMD_OP_CMD_OP_BIT |
#define UDMA_SDIO_SDIO_CMD_OP_CMD_OP_MASK |
#define UDMA_SDIO_SDIO_CMD_OP_CMD_OP_RESET |
#define UDMA_SDIO_SDIO_CMD_OP_CMD_OP_WIDTH |
#define UDMA_SDIO_SDIO_CMD_OP_CMD_RSP_TYPE_BIT |
#define UDMA_SDIO_SDIO_CMD_OP_CMD_RSP_TYPE_MASK |
#define UDMA_SDIO_SDIO_CMD_OP_CMD_RSP_TYPE_RESET |
#define UDMA_SDIO_SDIO_CMD_OP_CMD_RSP_TYPE_WIDTH |
#define UDMA_SDIO_SDIO_DATA_SETUP_BLOCK_NUM_BIT |
#define UDMA_SDIO_SDIO_DATA_SETUP_BLOCK_NUM_MASK |
#define UDMA_SDIO_SDIO_DATA_SETUP_BLOCK_NUM_RESET |
#define UDMA_SDIO_SDIO_DATA_SETUP_BLOCK_NUM_WIDTH |
#define UDMA_SDIO_SDIO_DATA_SETUP_BLOCK_SIZE_BIT |
#define UDMA_SDIO_SDIO_DATA_SETUP_BLOCK_SIZE_MASK |
#define UDMA_SDIO_SDIO_DATA_SETUP_BLOCK_SIZE_RESET |
#define UDMA_SDIO_SDIO_DATA_SETUP_BLOCK_SIZE_WIDTH |
#define UDMA_SDIO_SDIO_DATA_SETUP_DATA_EN_BIT |
#define UDMA_SDIO_SDIO_DATA_SETUP_DATA_EN_MASK |
#define UDMA_SDIO_SDIO_DATA_SETUP_DATA_EN_RESET |
#define UDMA_SDIO_SDIO_DATA_SETUP_DATA_EN_WIDTH |
#define UDMA_SDIO_SDIO_DATA_SETUP_DATA_QUAD_BIT |
#define UDMA_SDIO_SDIO_DATA_SETUP_DATA_QUAD_MASK |
#define UDMA_SDIO_SDIO_DATA_SETUP_DATA_QUAD_RESET |
#define UDMA_SDIO_SDIO_DATA_SETUP_DATA_QUAD_WIDTH |
#define UDMA_SDIO_SDIO_DATA_SETUP_DATA_RWN_BIT |
#define UDMA_SDIO_SDIO_DATA_SETUP_DATA_RWN_MASK |
#define UDMA_SDIO_SDIO_DATA_SETUP_DATA_RWN_RESET |
#define UDMA_SDIO_SDIO_DATA_SETUP_DATA_RWN_WIDTH |
#define UDMA_SDIO_SDIO_RSP0_SDIO_RSP0_BIT |
#define UDMA_SDIO_SDIO_RSP0_SDIO_RSP0_MASK |
#define UDMA_SDIO_SDIO_RSP0_SDIO_RSP0_RESET |
#define UDMA_SDIO_SDIO_RSP0_SDIO_RSP0_WIDTH |
#define UDMA_SDIO_SDIO_RSP1_SDIO_RSP1_BIT |
#define UDMA_SDIO_SDIO_RSP1_SDIO_RSP1_MASK |
#define UDMA_SDIO_SDIO_RSP1_SDIO_RSP1_RESET |
#define UDMA_SDIO_SDIO_RSP1_SDIO_RSP1_WIDTH |
#define UDMA_SDIO_SDIO_RSP2_SDIO_RSP2_BIT |
#define UDMA_SDIO_SDIO_RSP2_SDIO_RSP2_MASK |
#define UDMA_SDIO_SDIO_RSP2_SDIO_RSP2_RESET |
#define UDMA_SDIO_SDIO_RSP2_SDIO_RSP2_WIDTH |
#define UDMA_SDIO_SDIO_RSP3_SDIO_RSP3_BIT |
#define UDMA_SDIO_SDIO_RSP3_SDIO_RSP3_MASK |
#define UDMA_SDIO_SDIO_RSP3_SDIO_RSP3_RESET |
#define UDMA_SDIO_SDIO_RSP3_SDIO_RSP3_WIDTH |
#define UDMA_SDIO_SDIO_RX_CFG_CLR_BIT |
#define UDMA_SDIO_SDIO_RX_CFG_CLR_MASK |
#define UDMA_SDIO_SDIO_RX_CFG_CLR_RESET |
#define UDMA_SDIO_SDIO_RX_CFG_CLR_WIDTH |
#define UDMA_SDIO_SDIO_RX_CFG_CONTINOUS_BIT |
#define UDMA_SDIO_SDIO_RX_CFG_CONTINOUS_MASK |
#define UDMA_SDIO_SDIO_RX_CFG_CONTINOUS_RESET |
#define UDMA_SDIO_SDIO_RX_CFG_CONTINOUS_WIDTH |
#define UDMA_SDIO_SDIO_RX_CFG_DATASIZE_BIT |
#define UDMA_SDIO_SDIO_RX_CFG_DATASIZE_MASK |
#define UDMA_SDIO_SDIO_RX_CFG_DATASIZE_RESET |
#define UDMA_SDIO_SDIO_RX_CFG_DATASIZE_WIDTH |
#define UDMA_SDIO_SDIO_RX_CFG_EN_BIT |
#define UDMA_SDIO_SDIO_RX_CFG_EN_MASK |
#define UDMA_SDIO_SDIO_RX_CFG_EN_RESET |
#define UDMA_SDIO_SDIO_RX_CFG_EN_WIDTH |
#define UDMA_SDIO_SDIO_RX_CFG_PENDING_BIT |
#define UDMA_SDIO_SDIO_RX_CFG_PENDING_MASK |
#define UDMA_SDIO_SDIO_RX_CFG_PENDING_RESET |
#define UDMA_SDIO_SDIO_RX_CFG_PENDING_WIDTH |
#define UDMA_SDIO_SDIO_RX_SADDR_RX_SADDR_BIT |
#define UDMA_SDIO_SDIO_RX_SADDR_RX_SADDR_MASK |
#define UDMA_SDIO_SDIO_RX_SADDR_RX_SADDR_RESET |
#define UDMA_SDIO_SDIO_RX_SADDR_RX_SADDR_WIDTH |
#define UDMA_SDIO_SDIO_RX_SIZE_RX_SIZE_BIT |
#define UDMA_SDIO_SDIO_RX_SIZE_RX_SIZE_MASK |
#define UDMA_SDIO_SDIO_RX_SIZE_RX_SIZE_RESET |
#define UDMA_SDIO_SDIO_RX_SIZE_RX_SIZE_WIDTH |
#define UDMA_SDIO_SDIO_START_START_BIT |
#define UDMA_SDIO_SDIO_START_START_MASK |
#define UDMA_SDIO_SDIO_START_START_RESET |
#define UDMA_SDIO_SDIO_START_START_WIDTH |
#define UDMA_SDIO_SDIO_STATUS_CMD_ERR_STATUS_BIT |
#define UDMA_SDIO_SDIO_STATUS_CMD_ERR_STATUS_MASK |
#define UDMA_SDIO_SDIO_STATUS_CMD_ERR_STATUS_RESET |
#define UDMA_SDIO_SDIO_STATUS_CMD_ERR_STATUS_WIDTH |
#define UDMA_SDIO_SDIO_STATUS_DATA_ERR_STATUS_BIT |
#define UDMA_SDIO_SDIO_STATUS_DATA_ERR_STATUS_MASK |
#define UDMA_SDIO_SDIO_STATUS_DATA_ERR_STATUS_RESET |
#define UDMA_SDIO_SDIO_STATUS_DATA_ERR_STATUS_WIDTH |
#define UDMA_SDIO_SDIO_STATUS_EOT_BIT |
#define UDMA_SDIO_SDIO_STATUS_EOT_MASK |
#define UDMA_SDIO_SDIO_STATUS_EOT_RESET |
#define UDMA_SDIO_SDIO_STATUS_EOT_WIDTH |
#define UDMA_SDIO_SDIO_STATUS_ERROR_BIT |
#define UDMA_SDIO_SDIO_STATUS_ERROR_MASK |
#define UDMA_SDIO_SDIO_STATUS_ERROR_RESET |
#define UDMA_SDIO_SDIO_STATUS_ERROR_WIDTH |
#define UDMA_SDIO_SDIO_TX_CFG_CLR_BIT |
#define UDMA_SDIO_SDIO_TX_CFG_CLR_MASK |
#define UDMA_SDIO_SDIO_TX_CFG_CLR_RESET |
#define UDMA_SDIO_SDIO_TX_CFG_CLR_WIDTH |
#define UDMA_SDIO_SDIO_TX_CFG_CONTINOUS_BIT |
#define UDMA_SDIO_SDIO_TX_CFG_CONTINOUS_MASK |
#define UDMA_SDIO_SDIO_TX_CFG_CONTINOUS_RESET |
#define UDMA_SDIO_SDIO_TX_CFG_CONTINOUS_WIDTH |
#define UDMA_SDIO_SDIO_TX_CFG_DATASIZE_BIT |
#define UDMA_SDIO_SDIO_TX_CFG_DATASIZE_MASK |
#define UDMA_SDIO_SDIO_TX_CFG_DATASIZE_RESET |
#define UDMA_SDIO_SDIO_TX_CFG_DATASIZE_WIDTH |
#define UDMA_SDIO_SDIO_TX_CFG_EN_BIT |
#define UDMA_SDIO_SDIO_TX_CFG_EN_MASK |
#define UDMA_SDIO_SDIO_TX_CFG_EN_RESET |
#define UDMA_SDIO_SDIO_TX_CFG_EN_WIDTH |
#define UDMA_SDIO_SDIO_TX_CFG_PENDING_BIT |
#define UDMA_SDIO_SDIO_TX_CFG_PENDING_MASK |
#define UDMA_SDIO_SDIO_TX_CFG_PENDING_RESET |
#define UDMA_SDIO_SDIO_TX_CFG_PENDING_WIDTH |
#define UDMA_SDIO_SDIO_TX_SADDR_TX_SADDR_BIT |
#define UDMA_SDIO_SDIO_TX_SADDR_TX_SADDR_MASK |
#define UDMA_SDIO_SDIO_TX_SADDR_TX_SADDR_RESET |
#define UDMA_SDIO_SDIO_TX_SADDR_TX_SADDR_WIDTH |
#define UDMA_SDIO_SDIO_TX_SIZE_TX_SIZE_BIT |
#define UDMA_SDIO_SDIO_TX_SIZE_TX_SIZE_MASK |
#define UDMA_SDIO_SDIO_TX_SIZE_TX_SIZE_RESET |
#define UDMA_SDIO_SDIO_TX_SIZE_TX_SIZE_WIDTH |